EDA-IV型实验开发系统

1.1适用范围
EDA实验箱主要是为可编程逻辑器件CPLD/FPGA和《数字电路》、《现代电子学》等相关课程的实验教学而开发设计的。EDA实验系统不仅适合于高校相关电子课程的实验教学、课程设计、毕业设计和大学生电子设计竞赛等，而且是从事教学及科研的广大教师和电子工程师的理想开发工具。对于要求较高的同学，其丰富的功能单元和全开放式设计,完全可以使他们做出超过大纲要求的具有复杂性和创造性的综合实验。
1.2结构简介
EDA实验系统采用模块化结构设计，主要由以下模块组成：
1、电源模块：支持1.8V、2.5V、3.3V、±5V、±12V电压；支持1.8V、2.5V、3.3V、5V CPLD、FPGA核电压。
2、显示及接口模块
1）VGA接口模块 2）16 * 16点阵模块
3）EPP并行接口模块 4）12位按键输入模块
5）PS/2键盘鼠标接口模块 6）18位拨码开关输入模块
7）RS232串行接口扩展模块 8）4位米字型数码管显示模块
9）8位7段数码管显示模块 10）128 * 32字符图形液晶显示模块
11）16位LED显示模块
3、模拟、数字器件及接口模块
1） 模拟信号源模块
2） 可调数字信号源模块
3） 并行8通道8位A/D转换模块（ADC0809）
4） 串行A/D转换模块（TLC549）
5） 并行D/A转换模块（DAC0832）
6） 串行D/A转换模块（LT1446）
7） 语音输入、输出模块
8） 蜂鸣器接口模块
9） 模拟可编程器件：ispPAC系列
10） 数字可编程器件接口模块：A可兼容ltera、Atmel、Lattice、Xilinx、Actel、Atmel等公司多种系列的器件
4、存储器控制器模块
1）并行E2PROM模块 2）串行E2PROM模块 3）SRAM模块
5、扩展模块
1）面包板扩展模块 2）电阻电容扩展模块
6、单片机接口模块（AT89C51）
7、数字时钟源模块：
1.3实验项目
数字实验部分
一）、组合逻辑电路设计实验
1、半加器 2、全加器
3、加法器 4、全减器
5、向量乘法器 6、数据比较器
7、多路数据选择器 8、编码器
9、译码器 10、二进制码转换成BCD码
11、BCD码转换实验
二）、时序电路设计实验
12、计数器 13、状态机
14、寄存器 15、脉冲发生器
16、存储器设计实验 17、7段数码管控制实验
18、17段数码管控制实验
三）、综合实验
19、矩阵键盘控制接口实验 20、液晶显示与应用实验
21、电子色子游戏机设计实验 22、数字时钟设计实验
23、秒表设计实验 24、PS/2键盘接口设计实验
25、VGA显示接口设计实验－VGA彩条信号发生器
26、16×16点阵汉字显示与应用设计实验
27、串行AD数据采集与显示设计实验
28、并行AD数据采集与显示设计实验－数字电压表
29、并行DA－简易函数信号发生器设计实验
30、串行DA－函数发生与扫频信号发生器设计实验
31、硬件电子琴设计实验
32、计算机控制的（串行口）电子琴设计实验
33、乐曲自动演奏与硬件电子琴设计实验
34、并行口实验－直接数字合成DDS设计实验
35、简易语音采集与处理－数字录音机设计实验
36、2002年北京市大学生电子设计竞赛试题选登
模拟实验部分（ispPAC）
1、ispPAC芯片增益调整
2、 ispPAC10增益放大与衰减方法
3、 ispPAC10在Single-Ended中的应用
4、 ispPAC10二阶滤波器的实现
5、 ispPAC10高靖度阶梯滤波器的设计
6、利用ispPAC10完成电桥测量
7、使用ispPAC10实现廉价的温度测量
8、使用ispPAC20完成电压监测
9、使用ispPAC20完成温度监测
10、使用ispPAC80可编程的低通滤波器
1.4系统特点
1、该实验系统采用多模块化设计，硬件由CPLD/FPGA/PAC主芯片和各实验模块构成, CPLD/FPGA主芯片可根据用户需要自己选择,目前该系统支持ALTERA、XILINX、LATTICE、ACTEL、ATMEL等公司多系列、不同门数规模的芯片，各实验模块既可独立实验, 也可组合实验, 具有很高的灵活性和可开发性。
2、系统丰富的外围扩展模块及灵活的主芯片配置，使它可以完成模拟电路和几乎所有的数字电路的实验及设计：从简单的逻辑门到时序电路，状态机的设计，再到存储器的设计，各种总线控制器（如UART、I2C、SCI等），存储器控制器（如SDRAM等）的设计，以及CPU的设计。
3、采用了混合电路多电压电源变换技术，支持不同工作电压的CPLD/FPGA芯片。主芯片I/O口资源全部为用户开放。
4、根据不同用户要求可配套不同版本的软件，随机配套的软件功能齐全，支持VHDL硬件描述语言等多种设计输入。均支持功能仿真和时序分析，软件可运行在Windows9X/2000/NT及WindowsXP操作系统下。
5、下载编程电缆采用通用并口电缆，系统编程稳定可靠，易于维护。
6、系统设计有语音接口、点阵及液晶等实用电路，从而可提高学生的设计兴趣。
7、系统时钟丰富，低频：1Hz～16.67MHz；高频：25MHz～100MHz
8、在FPGA下载板上加上了相应专用存储器，以达到上电自动加载功能。
1.5选型指导
用户可根据实际教学需要选配不同厂家的适配器芯片,标准配置含5000门等级PLD芯片一只。 适配器名称（型号） 说 明
Altera 7128(PLCC84) CPLD器件，5V接口
Altera 10K10(PLCC84) FPGA器件，5V接口
Altera 10K10＋EPC2LC20专用存储器 FPGA器件，5V接口
Altera 1K30 适配器(CS144) FPGA器件，3.3V接口
Lattice 1032E 适配器(PLCC84) CPLD器件，5V接口
Lattice M4A5-128 适配器(QFP100) CPLD器件，5V接口
Xilinx 95108(PLCC84) CPLD器件，5V接口
Xilinx XC2S50(PQ208) FPGA器件，3.3V接口
IspPAC10(DIP24) 滤波、放大
IspPAC20(PLCC44) 滤波、DA、比较器
IspPAC80(DIP16) 滤波器